tinyriscv version 2.4

作为一款开源的RISC-V处理器核，tinyriscv以精简架构和易读代码著称，特别适合学习处理器设计原理。下面将详细介绍这个32位单核处理器的技术特点和使用方法。

tinyriscv有以下特点：

1、完整支持RV32IM指令集，并通过RISC-V官方兼容性测试；

2、采用经典三级流水线架构，包含取指、译码和执行阶段；

3、具备运行C语言程序的能力；

4、集成JTAG调试接口，支持通过openocd进行内存读写操作；

5、提供完善的中断处理机制；

6、内置标准总线接口；

7、兼容FreeRTOS实时操作系统；

8、支持串口程序烧录功能；

9、具有良好的FPGA平台移植性；

项目目录结构说明：

rtl：存放所有verilog硬件描述语言源码；

sim：包含仿真批处理文件和自动化脚本；

tests：存放测试程序源码，包括C语言例程和RV32指令测试代码；

tools：集成GNU工具链、二进制转换脚本以及串口下载工具；

pic：项目相关图片资源；

tb：仿真测试平台文件；

fpga：FPGA工程相关配置文件；

如何使用

本项目的开发环境支持Windows、Linux和macOS系统，推荐使用iverilog进行编译仿真，配合gtkwave查看波形。

Windows平台环境搭建

需要预先安装以下必要组件：

1、安装iverilog工具套件

建议从官网获取安装包，安装时勾选添加环境变量选项，该套件包含iverilog、vvp和gtkwave等工具。

2、配置GNU工具链

下载预编译工具链后，需解压至项目tools目录，确保路径结构符合要求。

3、部署make构建工具

获取make工具后直接解压，并将其所在路径添加至系统环境变量。

5、安装python3运行环境

从python官网下载最新版本，安装完成后需要配置环境变量。

5、获取项目源码

必须使用git命令克隆仓库，避免zip下载导致的文件格式问题。

git clone https://gitee.com/liangkangnan/tinyriscv.git

Linux平台环境搭建

以Ubuntu系统为例：

1、获取iverilog源码

git clone https://github.com/steveicarus/iverilog.git

2、切换到v11开发分支

git checkout v11-branch

3、安装编译依赖

sudo apt-get install autoconf gperf flex bison build-essential

4、编译安装iverilog

sh autoconf.sh

./configure

make

make install

5、配置python软链接

sudo ln -s /usr/bin/python3.8 /usr/bin/python

注意根据实际安装版本调整路径。

6、安装gtkwave

sudo apt-get install gtkwave

7、部署GNU工具链

下载工具链后解压至指定目录，并检查测试配置文件中的路径设置。

通过以上介绍可以看出，tinyriscv作为教学级RISC-V实现，不仅功能完备且易于上手，是学习处理器设计的理想选择。